キャッシュラインを考慮した3次元PDE solverの最適化手法

近藤正章[†] 岩本 $extsf{p}^{\dagger}$ 中村 $extsf{s}^{\dagger}$

近年プロセッサと主記憶の性能格差の問題が深刻化している。そのため、キャッシュプロッキング などの手法により、データアクセスの局所性をできる限り向上させ、主記憶へのアクセスを低減する ことが高性能を得るために重要となる。本稿では、HPC分野において重要性が増しつつある3次元 PDE solver について、キャッシュラインを考慮し、主記憶アクセス時のデータトラフィックを少く抑 えることができるプロックサイズ選択法を提案する。また、既存の手法と本手法との性能比較を行い、 提案する手法の有効性を示す。提案する手法は既存の手法に比べ、キャッシュミス回数を削減するこ とができ、高性能が得られることがわかった。

Cache Line Impact on 3D PDE Solvers

MASAAKI KONDO,[†] MITSUGU IWAMOTO[†] and Hiroshi NAKAMURA[†]

Because performance disparity between processor and main memory is serious, it is necessary to reduce off-chip memory accesses by exploiting temporal locality. Loop tiling is a well-known optimization which enhance data locality. In this paper, we show a new cost model to select the best tile size in 3D partial differential equations (PDEs) solvers. Our cost model carefully takes account of cache line impact. Thus, it successfully reduces data traffics between cache and main memory or lower level cache. We also present performance evaluation of our cost model. The evaluation results reveal the superiority of our cost model to other cost model proposed so far.

1. はじめに

近年プロセッサと主記憶の性能格差の問題が深刻化 している。そのため、データアクセスの局所性を利用 して、主記憶へのアクセスを低減することが必須であ る。キャッシュブロッキング(タイリング)¹⁾は、ソフト ウェア的にデータアクセスの時間的局所性を向上させ る手法であり、主記憶に比べ高速なキャッシュを最大 限に活用することは、高性能を得るために重要となる。

一方、大規模科学技術計算などに代表される、ハイ パフォーマンスコンピューティング(HPC)分野にお いて、偏微分方程式(PDE)を高速に解くことは非常 に重要である。SPEC²⁾やNPB³⁾といった著名なベン チマークにも、偏微分方程式の解を有限差分法により 求めるカーネルルーチン(PDE solver)が含まれてお り、その重要性が伺える。

歴史的にPDE solverは2次元空間上の問題がター ゲットとされてきた。そのため、2次元PDE solver におけるキャッシュ最適化手法はこれまでも数多く提 案されている。しかし、近年では、プロセッサの処理 能力向上により3次元空間上のPDEを解くことが広 く行われるようになっている。3次元のPDEを解く場 合、2次元の問題に比べ、時間的局所性のあるデータ へのアクセスの時間間隔が長くなることから、メモリ アクセスがボトルネックとなることによる性能低下が 著しい。そこで、3次元PDE solver の性能最適化手 法を検討することは特に重要であると考えられる。

Rivera らは3次元 PDE solver に関して、キャッシュ ブロッキング、および padding 手法を提案している⁴⁾。 Rivera らの手法は、最適なブロックサイズを決めるた めに"コスト関数"と呼ばれる式を用いる。このコス ト関数を用いることで、プログラマやコンパイラは適 切なブロックサイズを一意に決定することができる。 しかし、彼らのコスト関数にはキャッシュラインの影 響が考慮されていないという問題があった。

そこで本稿では、キャッシュラインの影響を考慮し た新しいコスト関数を提案する。提案するコスト関数 を用いることで、Riveraらの提案するコスト関数に比 べ、主記憶とキャッシュ間のデータトラフィックを削 減することができ、さらなる高性能が期待できる。本 稿では、両コスト関数を用いた性能比較を行う。

次節では、文献⁴⁾で提案されている3次元PDE

[†] 東京大学 先端科学技術研究センター

Research Center for Advanced Science and Technology, The University of Tokyo





図2 2次元 Jacobi カーネルアクセスパターン

solverのキャッシュブロッキング手法や、コスト関数 について簡単に述べる。3節では、キャッシュライン の影響を考慮した新たなコスト関数を提案する。4節 ではいくつかの3次元PDE solverのカーネルルーチ ンを用いての性能評価を行い、5節でまとめと今後の 課題について述べる。

3次元 PDE solver のブロッキング手法

本節では、文献⁴⁾で述べられている、3次元PDE solverにおけるブロッキング手法について簡単に紹介 する。

2.1 3次元 PDE solverの概要

まず、PDE solver のアクセスパターンの概要を示す ため、2次元のJacobiカーネルを例として説明する。 図1に、2次元Jacobiカーネルのコードを、図2にその データアクセスパターンを示す。

2次元 Jacobi カーネルでは、格子上のある1点(図 1のA(I,J))を計算するために、周囲の4点(図1の $B(I \pm 1, J \pm 1)$)をアクセスする。ループが繰り返 される度に、2次元配列上の各格子点についてそのア クセスが行われる。このように、決まった型(*stencil*) のアクセスが、配列の各格子点に対し繰り返されるこ とから、このような計算を「stencil計算」と呼ぶ。

2次元 Jacobi カーネルの場合、図2の3列がキャッ シュに収まるサイズであれば、配列Bの再利用性を 最大限に活用できる。すなわち、1列のサイズをNと すると、キャッシュサイズが3N以上であれば、一度 B(I, J+1)のアクセスでキャッシュに転送されたデー タは、stencilの他の3点としてアクセスされる際にも キャッシュ上にあることが予想される。従って、配列 Bの再利用性が完全に活用できることになる。

次に、3次元のstencil計算を考える。図3に、3次元 Jacobiカーネルのコードを、図4にそのデータアクセ スパターンを示す。3次元 Jacobiカーネルでは、格 子上のある1点(図3のA(I, J, K))の値を求めるため に、周囲の6点 $(B(I \pm 1, J \pm 1, K \pm 1))$ をアクセス



A(N,N,N), B(N,N,N) do K=2, N-1 do J=2, N-1 do I=2, N-1 A(I,J,K) = C * (B(I-1,J,K) + B(I+1,J,K) + B(I,J-1,K) + B(I,J+1,K) + B(I,J,K-1) + B(I,J,K+1)) 図3 3次元Jacobi Kernel ⊐−ド



図4 3次元 Jacobi Kernel アクセスパターン

する。このように、3次元 Jacobi カーネルでは3枚の I-J 平面 ((K-1)、K、(K+1)のI-J 平面)を同時に アクセスするため、stencil アクセス 6 回分にわたる再 利用性を全て活用するためには、 $3N^2$ 以上ものキャッ シュサイズが必要となる。

16KB(double precision 型データ2048 要素)のキャッ シュを仮定した場合、2次元 Jacobi カーネルでは、配 列サイズが1024 × M (M は任意の数)以下であれば 再利用性を最大限に活用できる。一方、3次元 Jacobi カーネルでは配列サイズが32 × 32 × M 以下でない と、再利用性を活用することができない。数 MB もの キャッシュを持つプロセッサにおいても現実の問題サ イズを考えると、再利用性を活用することは難しいと 予想される。そのため、特に3次元の stencil 計算では キャッシュブロッキングが重要となる。

2.2 ブロッキング手法

3次元 Jacobi カーネルにおいて、配列 B の再利用性 を最大限に活用するためには、キャッシュ上に3次元 格子空間上の3つの I-J 平面が載る必要がある。従っ て、3つの I-J 平面がキャッシュサイズに収まるように I-J 平面を分割することでキャッシュブロッキングを行 う。これは、図3の I,J ループをブロック化することで 実現できる。図5に3次元 Jacobi カーネルのコードを 上記の手法でブロッキングしたコードを、図6にその アクセスパターンの概要を示す。なお、このブロッキ ング手法は、他の stencil 計算においても同様である。 2.3 コスト関数

3次元 stencil 計算にキャッシュブロッキングを適応 する際、ブロックサイズ (図6のTI、およびTJ)を決 める必要がある。stencil 計算のブロッキングでは、ブ ロック内のデータのみではなくブロックの境界に位置す るデータも同時にアクセスされる。この境界上のデー タはブロッキングを行っても再利用性が向上しないた め、できる限り境界に位置するデータの数が少なくな

厳密にはキャッシュサイズが2N²+1以上であればよい

表1 コンフリクトしないブロックサイズの例 (問題サイズ: $200 \times 200 \times M$)

ΤK	1	1	1	1	2	2	2	2	3	3	3	4	4	4	
ΤJ	1	10	41	256	1	4	5	15	5	11	15	4	15	56	
ΤI	2048	200	48	8	960	200	160	40	72	40	24	72	16	8	

do JJ=2, N-1, TJ do II=2, N-1, TI do K=2, N-1 do J=JJ, min(JJ+TJ-1, N-1) do I=II, min(II+TI-1, N-1) A(I,J,K) = C * (B(I-1,J,K) + B(I+1,J,K))

B(I,J-1,K) + B(I,J+1,K) + B(I,J,K-1) + B(I,J,K-1) + B(I,J,K+1))

図5 3次元 Jacobi Kernel コード



図6 3次元 Jacobi Kernel アクセスパターン

るようにブロッキングすることが望ましい。Riveraら は文献⁴⁾において、上記の事柄を式で表した"コスト 関数"を提案している。以下にそのコスト関数を示す (コスト関数の導出については文献⁴⁾を参照)。

$$Cost_{Riv} = \frac{(TI+2)(TJ+2)}{TI \times TJ} \tag{1}$$

このコスト関数は、stencil計算にキャッシュブロッ キングを適応した際、境界に位置するデータの要素数 に比例する。そのため、このコスト関数ができる限り 小さい値をとるようなブロックサイズTI×TJが、最 適なブロックサイズである。TI×TJを一定とする と、上記のコスト関数はTIとTJが等しいときに最 小となるため、Riveraらはできるだけ正方形に近いブ ロックサイズが良いと結論付けている。このことは、 面積が同じである四角形の辺(境界)の長さの合計は、 その四角形が正方形のときに最小となるという概念と 一致する。

2.4 Avoiding Conflicts

キャッシュブロッキングを行っても、キャッシュ上 でラインコンフリクトが生じると性能が著しく低下す る¹⁾。ラインコンフリクトを防ぐために、これまで多 くの手法が提案されている⁵⁾。

Rivera らは3次元の stencil 計算において、コンフリ クトを防ぐために以下の3つのアルゴリズムを提案し ている⁴⁾。なお、これらのアルゴリズムの詳細につい ては文献⁴⁾を参照されたい。

- Euc3D: 文献⁶⁾ で述べられている、Euclideanア ルゴリズムを3次元に拡張したアルゴリズム。
- GcdPad: キャッシュサイズに収まるような、最大

の2の巾乗のブロックサイズを求め、コンフリク トを防ぐためにpaddingを施す。

 Pad: 上記の Euc3D と GcdPad を複合したアルゴ リズム。

例えば、上記のEuc3Dアルゴリズムを用いること で、コンフリクトしないブロックサイズの候補がいく つか得られる。配列サイズ200×200×M、キャッシュ サイズ16KBの条件の基でEuc3Dのアルゴリズムを 適用した場合、表1に示すような、ラインコンフリク トが起きないブロックサイズの候補が得られる。前節 で述べたコスト関数は、この候補の中から最適なタイ ルサイズを選ぶ目的で用いられる。表1にコスト関数 $Cost_{Riv}$ を適用すると、(TI,TJ) = (24,15)の時にコ スト関数が最小となる。従って、(TI,TJ) = (24,15)というブロックサイズが最適なブロックサイズとして 用いられる。

3. コスト関数の提案

Rivera らが提案するコスト関数 Cost_{Riv} は非常に簡 単なものであり、キャッシュラインの影響を考慮して いなかった。しかし、キャッシュラインの影響を考慮 すると、必ずしも正方形に近いブロックが最適である とは限らない。本節では、キャッシュラインの影響を 考慮した新たなコスト関数を提案する。

3.1 キャッシュトラフィック

3次元のstencil計算を行う際に、キャッシュに転送 される要素数をキャッシュトラフィックと呼ぶことに する。無限容量のキャッシュサイズを仮定すると、配 列サイズ N^3 の場合では、キャッシュトラフィックは N^3 となる。しかし、限られたキャッシュ容量のもと でキャッシュブロッキングを行うと、ブロックの境界 に位置するデータは再利用されず、同じデータが複数 回に渡ってキャッシュに転送されることになる。従っ て、キャッシュブロッキングを行った場合でも、キャッ シュトラフィックは N^3 より増えてしまう。

そこで、このキャッシュトラフィックの増加という 視点からコスト関数を議論する。*Cost_{Riv}*では、この トラフィックの増加は、I-J平面のプロックの境界に位 置する2要素ずつであるとを示唆している。I-J平面 において、J方向を分割した場合にはこれは正しい。 しかし、I方向を分割した場合、トラッフィクの増分 は2要素ではなくラインサイズ(*L*)分であると考えら れる。

図7にブロッキングを適応したI-J平面の様子を示 す。図中の boundary 1-2とは、ブロック1を計算する



図8 ブロック2の計算

際に必要となるブロック2に含まれるデータを意味す る。例えば、図7でブロック1を計算する時には、ブロッ ク1内のデータのみではなく、boundary 1-2、および boundary 1-3のデータも必要になる。ここで、キャッ シュミスが生じた際にはキャッシュライン単位でデー タが転送されることをふまえると、I方向に分割した 場合にブロック1以外で転送されるデータは、境界の boundary 1-2だけでなく、図7中に丸で囲まれたデー タとなる。これが実際のキャッシュトラフィックの増 加分となる。

次に、ブロック2を計算する場合(図8)を考える。前 節で述べたブロッキング手法では、ブロック1のI-J平 面をK方向にわたってアクセスするため、ブロック2 に計算が移った時、該当するブロック1のI-J平面の データはすでにキャッシュから追い出されている。そ のため、図8の boundary 2-1に位置するデータは再び キャッシュに転送される。ここでもブロック1の計算 時と同様にキャッシュトラフィックの増加が発生する。 ブロック1を計算する際に発生するトラフィックの増 加と合計すると、I方向に分割した場合の各境界にお いては、最低でもキャッシュラインサイズL要素分が キャッシュトラフィックの増加となる。なお、I方向に ついて、ブロックの境界とラインの端が一致すると、 2L要素のトラフィック増加が生じることになる。

3.2 コスト関数

前節で述べたように、I-J平面をI方向に分割した場合には、各境界においておよそ *L* 要素のトラッフィクの増加が生じる。これを、コスト関数で表すことを考える。

mをI方向の分割数、nをJ方向の分割数とする。

問題サイズ N^3 を仮定すると、 $m = \lceil N/TI \rceil$ 、 $n = \lceil N/TJ \rceil$ となる。I方向に分割した場合、 $L \times (m-1)$ 要素のキャッシュトラフィックの増加が生じ、J方向に分割した場合は $2 \times (n-1)$ のトラフィック増加が生じる。従って、 $N^2(L(m-1) + 2(n-1))$ 要素が、問題サイズ N^3 に加えてキャッシュに転送される。キャッシュに転送される要素数の合計を見積もると、 $N^3 + N^2((m-1)L + 2(n-1))$ となる。ここで N^3 、および N^2 はプロックサイズTI、TJによらず一定であるので、定数項を削除して以下のコスト関数が得られる。

$$Cost_{New} * = L(m-1) + 2(n-1)$$
$$(m = \left\lceil \frac{N}{TT} \right\rceil, n = \left\lceil \frac{N}{TT} \right\rceil)$$
(2)

ブロックサイズ $TI \times TJ$ を一定とすると、上記の コスト関数はTI:TJ = L:2のときに最小となる。

次に、store先の配列(図5の配列Aにあたる)につ いても、同様にキャッシュラインの影響を検討する。 キャッシュが write around キャッシュであった場合は、 配列Aの要素はキャッシュに転送されない。しかし、 write allocate キャッシュであった場合には、Aの要素 もキャッシュに転送される。

配列Aは、stencilアクセスは行われないため、J方向に分割した場合、トラフィック増加は生じない。しかし、I方向に分割した場合は同様に、 $L \times (m-1)$ 要素の余分なトラフィックが生じる可能性がある。

さらに、stencil計算のカーネル中に他のアクセスさ れる配列が含まれている場合も同様に、 $L \times (m-1)$ の余 分なトラフィックが発生する。これは後で示す RESID カーネル (図10参照)に見られる。これらの配列の影 響を $Cost_{New}$ *に含めることで、提案するコスト関数 を一般化する。

 $Cost_{New} = P \times L(m-1) + Q \times 2(n-1)(3)$

ここで、Pはキャッシュに転送される配列の個数で あり、Qはその中で stencil アクセスが行われる配列 の個数となる。Jacobi カーネルを例にとると、Jacobi カーネルでは配列 $A \ge B$ がアクセスされるが、write around キャッシュの場合には、B のみがキャッシュに 転送されるため、Pは1となる。一方、write allocate キャッシュの場合は、配列A、Bともにキャッシュに転 送されるため、Pは2となる。また、stencil アクセス される配列はBのみであり、Qはキャッシュの writemiss ポリシーに関係なく1となる。

Jacobi カーネルにおいて、32Bキャッシュライン、 write allocate キャッシュを仮定した場合 (L = 4, P = 2, Q = 1)、表1に $Cost_{New}$ を適用すると、最適なブロックサイズは (TI, TJ) = (40, 11) となる。

TIがキャッシュのラインサイズの倍数であり、配列Aの先頭がラインサイズLにaligneされている場合は、余分なトラフィックは生じない

do o	dd=0, 1							
do	k=2, N-1							
do	j=2, N-1							
d	o i=2+mod	(k4	-j+0	odo	d,2), N-1, 2			
	A(i,j,k)	=	C1	*	A(i,j,k) +			
			C2	*	(A(i-1,j,k)	+	A(i,j-1,k)	+
					A(i+1,j,k)	+	A(i, j+1, k)	+
					A(i,j,k-1)	+	A(i, j, k+1))
					-		-	

図9 Red-Black SOR ⊐−ド

lo i3=2, dk- do i2=2, N-	-1	
uo 11=2, 1		
r(11,12,1	L3) = V(11, 12, 13)	
- A0 *	(u(i1,i2,i3))	
- A1 *	(u(i1-1,i2 ,i3)	+ u(i1+1,i2 ,i3)
	+ u(i1 ,i2-1,i3)	+ u(i1 ,i2+1,i3)
	+ u(i1 ,i2 ,i3-1)	+ u(i1 ,i2 ,i3+1))
- A2 *	(u(i1-1,i2-1,i3)	+ u(i1+1,i2-1,i3)
	+ u(i1-1,i2+1,i3)	+ u(i1+1,i2+1,i3)
	+ u(i1 , i2-1, i3-1)	+ u(i1 , i2+1, i3-1)
	+ u(i1 i2-1i3+1)	+ u(i1 i2+1i3+1)
	(11, 1, 12, 1, 13, 1)	(11, 1, 12, 12, 13, 13, 12, 13, 12, 13, 12, 13, 12, 13, 13, 13, 13, 13, 13, 13, 13, 13, 13
	+ u(11-1, 12, 13-1)	+ u(11-1,12,13+1)
	+ u(11+1, 12, 13-1)	+ u(11+1, 12, 13+1))
- A3 *	(u(i1-1,i2-1,i3-1)	+ u(i1+1,i2-1,i3-1)
	+ u(i1-1,i2+1,i3-1)	+ u(i1+1,i2+1,i3-1)
	+ u(i1-1,i2-1,i3+1)	+ u(i1+1,i2-1,i3+1)
	+ 11(11-1,12+1,13+1)	+ 11(11+1,12+1,13+1))
	(11 1)12(1)1)1)	· u(11:1/12:1/13:1/)

図10 RESID カーネルコード

表2 評価に用いるマシン

	SUN Ultra30	SGI O2
CPU		
- Chip	UltraSPARC-II	MIPS R10000
- Clock Cycle	360MHz	175 MHz
L1 Cache		
- Size	16KB	32KB
- Line Size	16B (2 word/line)	32B (4 word/line)
- write-miss policy	write around	write allocate
L2 Cache		
- Size	4MB	1MB
- Line Size	64B (8 word/line)	64B (8 word/line)
- write-miss policy	write allocate	write allocate

4. 性能評価

4.1 評価方法

Riveraらは文献⁴⁾において、3つのカーネルルーチン(3D Jacobi、Red-Black SOR、RESID)を用いて 性能評価を行っている。本稿でも同様のカーネルを 用いて、Riveraらのコスト関数 $Cost_{Riv}$ と、我々のコ スト関数 $Cost_{New}$ を比較評価する。図9にRed-Black SORカーネルを、図10にRESIDのカーネルルーチン を示す(プロック化したコードは文献⁴⁾を参照)。性能 評価にはSun Ultra30および、SGI O2の2つのマシ ンを用いる。表2に各々のマシンの仕様を示す。

評価に用いる問題サイズは $N \times N \times 30$ (各データ は double precision)とし、N は Sun Ultra30 では 400 ~ 600、SGI O2 では 200 ~ 400 と変化させ評価を行っ た。この問題サイズは、両マシンにおいて、問題サ イズが小さい場合はいくつかの $N \times N$ の I-J 平面が L2 キャッシュに載るが、問題サイズが大きくなると L2 キャッシュには収まりきらないように選んである。 キャッシュブロッキングについては、L1 キャッシュの みをターゲットとした。

表3 各マシン、各カーネルにおける P と Q の値

		for	L1	for L2		
Platform	Program	P	Q	P	Q	
	Jacobi	1	1	2	1	
Sun	Red-Black	1	1	1	1	
	RESID	2	1	3	1	
	Jacobi	2	1	2	1	
SGI	Red-Black	1	1	1	1	
	RESID	3	1	3	1	

提案するコスト関数*Cost_{New}*を用いる際に、*Pと Q*の値を3.2節に従って求める必要がある。対応する *P*および*Q*の値を、表3に示す。

4.2 評価結果

表4、および表5に各マシンにおけるオリジナルの コードに対する性能向上率の平均値、およびL1/L2 キャッシュミス回数削減率の平均値を示す。平均値は各 問題サイズにおける値の算術平均である。また、L1/L2 キャッシュミス回数削減率とは、オリジナルコードの ミス回数からブロッキングを行ったコードのミス回数 を引き、それをオリジナルコードのミス回数で割った ものである。

各表において、"C_Riv"はRiveraらのコスト関数 $Cost_{Riv}$ を用いて最適なブロックサイズを選んだ場合 の性能を示している。一方、"C_New(L1)"は提案す るコスト関数 $Cost_{New}$ を用いて最適なブロックサイ ズを選んだ場合の性能を示しており、 $Cost_{New}$ のLの 値として、L1キャッシュラインサイズの要素数(ライ ンサイズ16BならL = 2)を代入したものである。ま た、"C_New(L2)"はLにL2キャッシュのラインサイ ズを採用している。

まず、キャッシュブロッキングの効果について議論 する。表中、*Cost_{Riv}*を採用した"Euc3D"アルゴリ ズムを除いた全ての場合において、オリジナルのコー ドに比ベブロッキングにより高性能が得られている。 また、L1/L2キャッシュミス回数も、オリジナルに比 ベブロッキングにより大きく減少している。このこと より、3次元 PDE solver において、キャッシュブロッ キングが有効であることがわかる。

次に、 $Cost_{Riv}$ を用いた場合と、 $Cost_{New}$ を用いた場合の性能を比べる。表4の結果では、C_RivとC_New(L1)において、ほとんど性能差はない。これはSun Ultra30のL1キャッシュラインサイズが16Bと小さく、キャッシュトラフィック増加の影響がほとんどないためである。しかし、表5では、C_New(L1)はC_Rivに比べて全体的に良い性能が得られている。これは、SGI O2では、L1キャッシュラインサイズが32Bと大きくなるため、キャッシュラインガキャッシュトラフィックへ与える影響が大きくなるためである。ラインサイズが大きくなると、キャッシュラインサイズの効果を無視する $Cost_{Riv}$ では誤差が大きくなるのに対し、 $Cost_{New}$ では $Cost_{Riv}$ より正確にトラフィックを表すことがわかる。

表4 Sun Ultra Sparc 2での評価結果 (問題サイズ: 400-600)

	Average Euc3D					GcdPad		Pad			
Problem	Improvement	C_Riv	$C_New(L1)$	$C_New(L2)$	C_Riv	$C_New(L1)$	$C_New(L2)$	C_Riv	$C_New(L1)$	$C_New(L2)$	
	Perf	3.6%	3.6%	21.1%	24.9%	24.9%	29.0%	20.1%	20.2%	28.5%	
Jacobi	# L1 Miss	21.1%	21.1%	41.1%	59.2%	59.2%	57.2%	53.8%	56.2%	59.5%	
	# L2 Miss	26.6%	26.6%	34.0%	34.3%	34.3%	34.0%	35.7%	36.0%	35.9%	
	Perf	37.0%	37.0%	59.6%	74.3%	74.3%	74.3%	62.2%	62.7%	74.5%	
Red-Black	# L1 Miss	41.1%	41.1%	55.6%	75.1%	75.1%	75.1%	60.9%	63.4%	62.6%	
	# L2 Miss	70.8%	70.8%	71.0%	71.0%	71.0%	71.0%	72.7%	72.7%	72.7%	
Resid	Perf	-3.8%	6.2%	11.1%	17.0%	17.0%	23.4%	12.0%	18.5%	30.0%	
	# L1 Miss	42.4%	49.7%	49.5%	58.9%	58.9%	63.8%	51.4%	59.5%	60.9%	
	# L2 Miss	10.9%	23.6%	24.6%	24.7%	24.7%	25.3%	26.6%	27.1%	26.8%	

表5 SGI O2での評価結果(問題サイズ: 200-400)

	Average	ge Euc3D				GcdPad		Pad			
Problem	Improvement	C_Riv	C_New(L1)	$C_New(L2)$	C_Riv	$C_New(L1)$	$C_New(L2)$	C_Riv	C_New(L1)	$C_New(L2)$	
	Perf	37.7%	46.6%	48.8%	47.9%	50.8%	50.8%	48.9%	52.9%	54.0%	
Jacobi	# L1 Miss	17.0%	24.0%	24.4%	30.8%	35.6%	35.6%	22.0%	26.6%	28.2%	
	# L2 Miss	29.1%	34.3%	34.8%	36.8%	36.5%	36.5%	36.1%	36.7%	36.8%	
	Perf	174%	175%	180%	158%	158%	161%	184%	184%	184%	
Red-Black	# L1 Miss	57.8%	57.8%	58.6%	68.1%	68.1%	70.4%	48.8%	55.2%	55.3%	
	# L2 Miss	70.2%	70.2%	70.3%	72.0%	72.0%	71.6%	71.1%	71.1%	70.4%	
Resid	Perf	10.8%	31.0%	32.2%	30.8%	36.2%	36.4%	38.0%	45.1%	45.7%	
	# L1 Miss	24.1%	29.9%	29.6%	34.2%	36.6%	35.3%	28.4%	32.5%	33.9%	
	# L2 Miss	22.2%	28.3%	29.1%	28.0%	29.5%	29.3%	26.7%	29.3%	29.7%	

さらに、C_RivとC_New(L2)を比較すると、その性 能差は顕著になる。C_New(L2)を用いた場合、C_Riv に比べSunでは平均11.5%の高性能を達成しており、 SGIでは7.0%の高性能を達成している。L2キャッシュ はL1キャッシュに比べて、大きなラインサイズを採用 していることから、キャッシュラインがキャッシュト ラフィックへ与える影響が大きく、我々のコスト関数 を用いることで、キャッシュトラフィックを最小限に 抑えることができたためと考えられる。

今回の評価では、64BのL2キャッシュラインを持つ マシン上で評価を行った。現在、64B以上のキャッシュ ラインを採用しているマシンも少くない。例えば、SGI Origin2000では128BのL2キャッシュラインを持って いる。今後の半導体の技術動向を考えると、L2キャッ シュのラインサイズは、長いメモリアクセスレーテン シ隠蔽のためより大きくなることが予想される。その ような大きなラインを持つマシンでは、今回の評価結 果よりもキャッシュトラフィック増加の影響は大きく なるため、ラインサイズの影響を考慮しつつ、性能最 適化を行うことが今後より重要になると考えられる。

5. まとめと今後の課題

HPCにおいて3次元のPDEを解くことの必要性は、 今後も増加していくと考えられる。3次元の問題では、 メモリアクセスがボトルネックとなることによる性能 低下が顕著でるため、主記憶とキャッシュ間のデータ 転送をできるかぎり削減することが、高性能を得るた めには特に重要である。

このことから、本稿では3次元PDE solver におけ る最適なブロックサイズを選択するための新たなコス ト関数を提案した。提案するコスト関数はキャッシュ ラインの影響を考慮しており、従来の手法に比べキャッ シュトラフィックを小さく抑えることが可能である。 性能評価結果では、提案するコスト関数を用いるこ とで、従来のコスト関数を用いた場合に比べ、キャッ シュミス回数を削減できること、またそれにより高性 能を得られることがわかった。このことから、我々の 提案するコスト関数は、従来のものより優れていると 結論付けることができる。

今後の課題としては、ラインサイズの異なる他のマ シンで性能評価を行うことや、実アプリケーションに 対して、本コスト関数を用いたプロッキングを適応し、 評価を行うことなどが挙げられる。

謝辞 本研究を行なうにあたり、御助言、御討論頂 いた TEA グループの皆様、ならびに東京大学南谷崇教 授に感謝致します。なお、本研究の一部は日本学術振 興会未来開拓学術研究推進事業「計算科学」(Project No. JSPS-RFTF 97P01102)、および、文部科学省科 研費特定領域研究(A)「知的瞬時処理複合化集積シス テム」によるものである。

参考文献

- M. Lam, E. Rothberg and M. Wolf, "The cache performance and optimizations of Blocked Algorithms", Proc. ASPLOS-IV, pp.63–74, 1991
- 2) http://www.specbench.org/
- D. Bailey, T. Harris, W. Saphir, R. Wijngaart, A. Woo, and M. Yarrow, "The NAS Parallel Benchmarks 2.0", NASA Ames Research Center Report, NAS-05-020, 1995.
- G. Rivera and C.-W. Tseng, "Tiling Optimizations for 3D Scientific Computations", In Proceedings of Supercomputing 2000, November, 2000.
- G. Rivera and C.-W. Tseng, "A Comparison of Compiler Tiling Algorithms", In Proceedings of the 8th International Conference on Compiler Construction (C-C'99), March 1999.
- S. Coleman and K. S. McKinley, "Tile size selection using cache organization and data layout", Proc. of PLDI, June 1995.